Le due versioni sono allineate blocco per blocco, nell’ordine del testo: titolo, l’essenziale, poi paragrafo per paragrafo. Quando la traduzione ha fuso o diviso un paragrafo, la casella corrispondente resta vuota — non accostiamo mai due passaggi a occhio.
At the sixth RISC-V Summit China, held in Shenzhen from October 18 to 20, the Shanghai company UltraRISC did not bring a chip to sell. It brought a processor core design, and a working FPGA prototype system to show it at its booth. An FPGA is a reprogrammable chip that can stand in for a finished processor during early testing.
Al sesto RISC-V Summit China, tenutosi a Shenzhen dal 18 al 20 ottobre, l'azienda di Shanghai UltraRISC non ha portato un chip da vendere. Ha portato il progetto di un core di processore e, allo stand, un sistema prototipo FPGA per mostrarlo in funzione. Una FPGA è un chip riprogrammabile che può sostituire un processore finito durante le prime fasi di test.
UR-CP400 is a core IP, a design that UltraRISC licenses to chip designers, who build it into their own processors. UltraRISC also uses its cores in its own CPU products. Its architecture follows the RVA23 profile, a RISC-V standard that defines the features mainstream operating systems and software expect, and it supports version 1.0 of the RISC-V vector extension, the part of the instruction set that processes many data values at once. The microarchitecture is out-of-order with 8-wide issue and a 14-stage pipeline, which describes how many instructions the core can start in a single cycle and how its work is divided along the way.
UR-CP400 è un core IP, cioè un progetto che UltraRISC concede in licenza ai progettisti di chip, i quali lo integrano nei propri processori. UltraRISC utilizza i suoi core anche nei propri prodotti CPU. La sua architettura segue il profilo RVA23, uno standard RISC-V che definisce le funzioni su cui contano i sistemi operativi e il software mainstream, e supporta la versione 1.0 dell'estensione vettoriale RISC-V, la parte del set di istruzioni che elabora molti valori di dati contemporaneamente. La microarchitettura è out-of-order con emissione a 8 vie e una pipeline a 14 stadi, che descrivono quante istruzioni il core può avviare in un singolo ciclo e come il lavoro viene suddiviso lungo il percorso.
The headline figure is a SPECint_base2006 score above 22 per GHz. SPECint is a standard benchmark for integer computing, and per GHz means the score per unit of clock speed. The number comes from the FPGA configuration, not from finished silicon, and the company does not give production clock speeds. For comparison, UltraRISC rates UR-CP100, the core inside its eight-core UR-DP1000 desktop CPU, at 10.4 per GHz on single-core SPECint2006. If the new figure holds in a real chip, UR-CP400 would more than double per-clock integer performance over that generation.
Il dato principale è un punteggio SPECint_base2006 superiore a 22 per GHz. SPECint è un benchmark standard per il calcolo intero e "per GHz" indica il punteggio per unità di velocità di clock. Il numero deriva dalla configurazione FPGA, non da silicio finito, e l'azienda non indica le velocità di clock di produzione. A titolo di confronto, UltraRISC indica per UR-CP100, il core presente nella sua CPU desktop a otto core UR-DP1000, 10,4 per GHz nel test SPECint2006 a singolo core. Se il nuovo dato venisse confermato in un chip reale, UR-CP400 più che raddoppierebbe le prestazioni di calcolo intero per ciclo rispetto a quella generazione.
For the companies that license the core, the change is about what they can build, and when. UltraRISC says UR-CP400 adds virtualization enhancements for multi-layer cloud environments, is designed to support server CPU platforms, and includes hardware optimizations for agentic AI workloads, although it did not detail those AI-specific changes. Delivery to customers is planned for the first quarter of 2027, which means chip designers who want to use it in server or AI products would be working on their own implementations until then.
Per le aziende che acquistano la licenza del core, il cambiamento riguarda ciò che possono costruire e quando. UltraRISC afferma che UR-CP400 introduce miglioramenti alla virtualizzazione per gli ambienti cloud multilivello, è progettato per supportare piattaforme CPU server e include ottimizzazioni hardware per i carichi di lavoro di AI agentica, sebbene non abbia illustrato nel dettaglio tali modifiche specifiche per l'AI. La consegna ai clienti è prevista per il primo trimestre del 2027, il che significa che i progettisti di chip che vogliono usarlo in prodotti server o AI dovranno lavorare alle proprie implementazioni fino ad allora.
UltraRISC is not alone at the summit. Several companies used the event to show server-class and automotive RISC-V cores, and the company's own systems demonstrated edge AI, multi-node cluster and virtualization setups built on UR-DP1000. Every performance figure remains the company's claim, not an independent test result.
UltraRISC non è l'unica presenza al summit. Diverse aziende hanno usato l'evento per mostrare core RISC-V di classe server e per l'automotive, mentre i sistemi dell'azienda hanno dimostrato configurazioni di AI sui dispositivi periferici, cluster multi-nodo e virtualizzazione basate su UR-DP1000. Tutte le prestazioni restano affermazioni dell'azienda, non risultati di test indipendenti.