Un solo cristallo 2D diventa transistor, in laboratorio

For more than two decades, researchers have hoped that atomically thin semiconductors could take over from silicon as devices shrink. The obstacle was rarely the semiconductor itself. It was everything around it. At the Institute for Basic Science (IBS), a team led by Jo Moon-Ho, director of the Center for Van der Waals Quantum Solids, has now built a transistor starting from a single layered crystal, converting selected layers into the insulator and contacts the device needs. The work is published in the journal Science.

Da oltre vent'anni i ricercatori sperano che i semiconduttori di spessore atomico possano prendere il posto del silicio man mano che i dispositivi si rimpiccioliscono. L'ostacolo raramente era il semiconduttore in sé. Erano tutti gli elementi che gli stanno intorno. All'Institute for Basic Science (IBS), un team guidato da Jo Moon-Ho, direttore del Center for Van der Waals Quantum Solids, ha ora realizzato un transistor partendo da un unico cristallo stratificato, convertendo strati selezionati nell'isolante e nei contatti di cui il dispositivo ha bisogno. Il lavoro è pubblicato sulla rivista Science.

A transistor needs three different materials: a semiconductor to carry current, an insulating layer to control it, and metal contacts through which current enters and leaves. The surface of a 2D semiconductor offers few sites where other materials can attach, so a uniform insulator is hard to deposit, and depositing metal directly can damage the thin layer or create barriers that reduce performance. Peeling and stacking separate 2D materials one by one works in the lab but is hard to scale over large areas.

Un transistor richiede tre materiali diversi: un semiconduttore che conduca la corrente, uno strato isolante che la controlli e contatti metallici attraverso i quali la corrente entra ed esce. La superficie di un semiconduttore 2D offre pochi punti di ancoraggio per altri materiali, quindi un isolante uniforme è difficile da depositare, e depositare direttamente il metallo può danneggiare lo strato sottile o creare barriere che riducono le prestazioni. Sfogliare e impilare i materiali 2D uno alla volta funziona in laboratorio, ma è difficile da scalare su grandi superfici.

The IBS team used the crystal itself as the only starting material. They began with tungsten diselenide (WSe₂), whose electrical behavior changes when some of the atoms around the tungsten layer are replaced. The upper layers were oxidized into an insulating tungsten oxide, which sits directly above the channel and serves as the gate dielectric, with an effective thickness below 1 nanometer. Other regions were converted into tungsten ditelluride (WTe₂), a semimetal used for the contacts, while unconverted regions kept their semiconducting properties. The reaction can be stopped after a chosen number of layers, at roughly 0.7 nanometer per WSe₂ monolayer.

Il team dell'IBS ha usato come unico materiale di partenza il cristallo stesso. Hanno cominciato con il diselenuro di tungsteno (WSe₂), il cui comportamento elettrico cambia quando alcuni degli atomi attorno allo strato di tungsteno vengono sostituiti. Gli strati superiori sono stati ossidati in ossido di tungsteno isolante, che si trova direttamente sopra il canale e funge da dielettrico di gate, con uno spessore effettivo inferiore a 1 nanometro. Altre zone sono state convertite in ditelluro di tungsteno (WTe₂), un semimetallo usato per i contatti, mentre le zone non convertite hanno mantenuto le proprie proprietà semiconduttrici. La reazione può essere interrotta dopo un numero scelto di strati, con circa 0,7 nanometri per monostrato di WSe₂.

In the test devices, a change of only 61.3 millivolts in gate voltage increased the current tenfold, close to the theoretical room-temperature limit of about 60 millivolts per decade, and the on/off current ratio exceeded 10 million. The WTe₂ contacts reduced the barrier for charge injection to about one-third of the barrier seen with direct platinum contacts. The team also built n-type MoS₂ transistors using the same oxide, then stacked p-type and n-type transistors into a complementary inverter, the basic building block of digital logic, and showed that the voltage inverted as expected.

Nei dispositivi di prova, una variazione di appena 61,3 millivolt della tensione di gate ha aumentato la corrente di dieci volte, vicino al limite teorico a temperatura ambiente di circa 60 millivolt per decade, e il rapporto tra corrente in stato on e off ha superato i 10 milioni. I contatti in WTe₂ hanno ridotto la barriera per l'iniezione di carica a circa un terzo di quella rilevata con contatti diretti in platino. Il team ha inoltre realizzato transistor MoS₂ di tipo n usando lo stesso ossido, poi ha affiancato transistor di tipo p e di tipo n in un invertitore complementare, il mattone base della logica digitale, e ha mostrato che la tensione si inverte come previsto.

For chip designers, the promise is a route to what Jo calls ultralow-power, ultrascaled and vertically integrated semiconductor devices. The first gain would fall to researchers working on 2D electronics, because the method avoids the peeling and stacking step that the team describes as poorly suited to mass production. The study gives no timeline, no production process and no large-area test. Its results come from individual devices built in the lab, and turning them into manufactured circuits remains a separate step.

Per i progettisti di chip, la promessa è una strada verso quelli che Jo definisce dispositivi a semiconduttore a bassissimo consumo, ultrascalati e integrati verticalmente. Il primo vantaggio andrebbe ai ricercatori dell'elettronica 2D, perché il metodo evita il passaggio di sfogliatura e impilamento che il team descrive come poco adatto alla produzione di massa. Lo studio non indica alcuna tempistica, nessun processo produttivo e nessun test su grande superficie. I risultati provengono da singoli dispositivi realizzati in laboratorio, e trasformarli in circuiti fabbricati resta un passaggio a parte.