Both versions are aligned block by block, in reading order: title, the essentials, then paragraph by paragraph. Where the translation merged or split a paragraph, the matching cell stays empty — we never pair two passages by guesswork.
Auf IBMs Die-Shot liegen die großen Level-2-Caches in der Mitte, daneben sitzen elf CPU-Kerne und eine einzelne KI-Einheit. Der kommende Z-Prozessor soll Software für IBMs z-Architektur und für ARM64 nativ ausführen. ARM wird laut IBM weder emuliert noch von einem Koprozessor erledigt.
IBM’s die shot shows the large Level-2 caches in the middle, with eleven CPU cores and a single AI unit alongside them. The upcoming Z processor is expected to natively run software for IBM’s z/Architecture and for ARM64. According to IBM, ARM is neither emulated nor handled by a coprocessor.
Damit zielt IBM auf eine alte Engstelle der Mainframes: Software muss nicht mehr ausschließlich für die z-Architektur angepasst werden. Linux kann parallel für Z-Prozessoren, also s390x, und für ARM64 laufen. Kernelbasierte virtuelle Maschinen, kurz KVM, verteilen die Rechenaufgaben flexibel auf die Kerne; der Wechsel zwischen den beiden Modi soll innerhalb einer Nanosekunde erfolgen. z/OS kann währenddessen in einer eigenen Partition auf demselben Prozessor weiterlaufen.
This addresses a longstanding bottleneck for mainframes: software no longer has to be adapted exclusively for z/Architecture. Linux can run in parallel for Z processors, or s390x, and for ARM64. Kernel-based virtual machines, or KVM for short, flexibly distribute computing workloads across the cores; switching between the two modes is expected to take one nanosecond. In the meantime, z/OS can continue running in its own partition on the same processor.
Auch die Eckdaten verschieben sich. Gegenüber dem Telum II steigt die Zahl der Kerne von acht auf elf, die Basis-Taktfrequenz von 5,5 GHz auf mindestens 5,7 GHz. Der Level-2-Cache bleibt bei 36 MByte je Kern, doch der daraus gebildete virtuelle Level-3-Cache wächst auf 432 MByte. Der virtuelle Level-4-Cache steigt von knapp 2,9 auf 3,5 GByte. Gefertigt werden soll der Chip im 2-nm-Verfahren; IBM nennt Samsung als wahrscheinlichen Fertiger.
The key specifications are also changing. Compared with the Telum II, the number of cores rises from eight to eleven, while the base clock frequency increases from 5.5 GHz to at least 5.7 GHz. The Level-2 cache remains at 36 MByte per core, but the resulting virtual Level-3 cache grows to 432 MByte. The virtual Level-4 cache increases from just under 2.9 to 3.5 GByte. The chip is expected to be manufactured using a 2-nm process; IBM names Samsung as the likely manufacturer.
Und was ändert das konkret? Betreiber können neben klassischer Mainframe-Software, etwa für Kreditkartentransaktionen, auch Linux-Anwendungen für ARM64 auf derselben Hardware ausführen, ohne diese Software an die z-Architektur anpassen zu müssen. Für IBM erweitert das den Kreis möglicher Anwendungen, ohne den Betrieb von z/OS aufzugeben. Die versprochene Reibungslosigkeit beruht bislang auf IBMs Angaben; ein Liefertermin ist nicht genannt, ebenso wenig die Leistung der KI-Einheit.
So what does this change in practice? Alongside traditional mainframe software, such as software for credit card transactions, operators will be able to run Linux applications for ARM64 on the same hardware without having to adapt them to z/Architecture. For IBM, this expands the range of potential applications without abandoning the operation of z/OS. So far, the promised seamlessness is based on IBM’s statements; no delivery date has been announced, nor has the performance of the AI unit.
IBM hat den Namen des Nachfolgers von Telum II noch nicht verraten. Der finale Taktwert steht ebenfalls aus. Die vorgestellten Zahlen stammen aus der Ankündigung zur Hot-Chips-Konferenz und beschreiben damit einen kommenden Prozessor, nicht einen bereits verfügbaren Mainframe.
IBM has not yet revealed the name of Telum II’s successor. The final clock speed is also still pending. The figures presented come from the announcement for the Hot Chips conference and therefore describe an upcoming processor, not an already available mainframe.