Les deux versions sont alignées bloc par bloc, dans l’ordre du texte : titre, l’essentiel, puis paragraphe par paragraphe. Quand la traduction a fusionné ou scindé un paragraphe, la case correspondante reste vide — on ne rapproche jamais deux passages au jugé.
At the sixth RISC-V Summit China, held in Shenzhen from October 18 to 20, the Shanghai company UltraRISC did not bring a chip to sell. It brought a processor core design, and a working FPGA prototype system to show it at its booth. An FPGA is a reprogrammable chip that can stand in for a finished processor during early testing.
Lors du sixième RISC-V Summit China, organisé à Shenzhen du 18 au 20 octobre, l'entreprise shanghaïenne UltraRISC n'a pas apporté de puce à vendre. Elle a apporté la conception d'un cœur de processeur, ainsi qu'un système prototype FPGA fonctionnel pour le présenter sur son stand. Un FPGA est une puce reprogrammable qui peut remplacer un processeur finalisé lors des premiers tests.
UR-CP400 is a core IP, a design that UltraRISC licenses to chip designers, who build it into their own processors. UltraRISC also uses its cores in its own CPU products. Its architecture follows the RVA23 profile, a RISC-V standard that defines the features mainstream operating systems and software expect, and it supports version 1.0 of the RISC-V vector extension, the part of the instruction set that processes many data values at once. The microarchitecture is out-of-order with 8-wide issue and a 14-stage pipeline, which describes how many instructions the core can start in a single cycle and how its work is divided along the way.
UR-CP400 est un cœur en propriété intellectuelle, une conception qu'UltraRISC concède sous licence à des concepteurs de puces, qui l'intègrent dans leurs propres processeurs. UltraRISC utilise aussi ses cœurs dans ses propres processeurs. Son architecture suit le profil RVA23, une norme RISC-V qui définit les fonctionnalités attendues par les systèmes d'exploitation et les logiciels grand public. Elle prend en charge la version 1.0 de l'extension vectorielle RISC-V, la partie du jeu d'instructions qui traite de nombreuses valeurs de données à la fois. La microarchitecture fonctionne en exécution désordonnée avec une émission à 8 voies et un pipeline à 14 étages, ce qui décrit le nombre d'instructions que le cœur peut lancer en un seul cycle et la façon dont son travail est réparti à chaque étape.
The headline figure is a SPECint_base2006 score above 22 per GHz. SPECint is a standard benchmark for integer computing, and per GHz means the score per unit of clock speed. The number comes from the FPGA configuration, not from finished silicon, and the company does not give production clock speeds. For comparison, UltraRISC rates UR-CP100, the core inside its eight-core UR-DP1000 desktop CPU, at 10.4 per GHz on single-core SPECint2006. If the new figure holds in a real chip, UR-CP400 would more than double per-clock integer performance over that generation.
Le chiffre phare est un score SPECint_base2006 supérieur à 22 par GHz. SPECint est un benchmark standard de calcul entier, et « par GHz » signifie le score rapporté à la fréquence d'horloge. Ce chiffre provient de la configuration FPGA, et non d'un silicium finalisé, et l'entreprise ne communique pas de fréquences de production. Pour comparaison, UltraRISC attribue 10,4 par GHz à UR-CP100, le cœur du processeur de bureau UR-DP1000 à huit cœurs, sur le SPECint2006 monocœur. Si le nouveau chiffre se confirme dans une puce réelle, UR-CP400 dépasserait le double des performances entières par cycle de cette génération.
For the companies that license the core, the change is about what they can build, and when. UltraRISC says UR-CP400 adds virtualization enhancements for multi-layer cloud environments, is designed to support server CPU platforms, and includes hardware optimizations for agentic AI workloads, although it did not detail those AI-specific changes. Delivery to customers is planned for the first quarter of 2027, which means chip designers who want to use it in server or AI products would be working on their own implementations until then.
Pour les entreprises qui prennent ce cœur sous licence, le changement porte sur ce qu'elles peuvent concevoir, et à quelle date. UltraRISC indique que UR-CP400 ajoute des améliorations de virtualisation pour les environnements cloud multicouches, qu'il est conçu pour équiper des plateformes de serveurs, et qu'il intègre des optimisations matérielles pour les charges de travail d'IA agentique, sans toutefois détailler ces changements spécifiques à l'IA. La livraison aux clients est prévue pour le premier trimestre 2027, ce qui signifie que les concepteurs de puces qui veulent l'utiliser dans des produits serveur ou d'IA devront travailler sur leurs propres implémentations d'ici là.
UltraRISC is not alone at the summit. Several companies used the event to show server-class and automotive RISC-V cores, and the company's own systems demonstrated edge AI, multi-node cluster and virtualization setups built on UR-DP1000. Every performance figure remains the company's claim, not an independent test result.
UltraRISC n'est pas seule au sommet. Plusieurs entreprises ont profité de l'événement pour présenter des cœurs RISC-V destinés aux serveurs et à l'automobile, et les systèmes de l'entreprise ont démontré des configurations d'IA en périphérie, de grappes multinœuds et de virtualisation, construites autour de l'UR-DP1000. Chaque chiffre de performance reste une affirmation de l'entreprise, et non le résultat d'un test indépendant.