Les deux versions sont alignées bloc par bloc, dans l’ordre du texte : titre, l’essentiel, puis paragraphe par paragraphe. Quand la traduction a fusionné ou scindé un paragraphe, la case correspondante reste vide — on ne rapproche jamais deux passages au jugé.
For more than two decades, researchers have hoped that atomically thin semiconductors could take over from silicon as devices shrink. The obstacle was rarely the semiconductor itself. It was everything around it. At the Institute for Basic Science (IBS), a team led by Jo Moon-Ho, director of the Center for Van der Waals Quantum Solids, has now built a transistor starting from a single layered crystal, converting selected layers into the insulator and contacts the device needs. The work is published in the journal Science.
Depuis plus de vingt ans, les chercheurs espèrent que les semi-conducteurs d'épaisseur atomique pourront prendre le relais du silicium à mesure que les composants rétrécissent. L'obstacle tenait rarement au semi-conducteur lui-même, mais plutôt à tout ce qui l'entoure. À l'Institut des sciences de base (IBS), une équipe dirigée par Jo Moon-Ho, directeur du Centre pour les solides quantiques de van der Waals, vient de construire un transistor à partir d'un seul cristal en couches, en convertissant certaines de ces couches en l'isolant et les contacts dont le composant a besoin. Ces travaux sont publiés dans la revue Science.
A transistor needs three different materials: a semiconductor to carry current, an insulating layer to control it, and metal contacts through which current enters and leaves. The surface of a 2D semiconductor offers few sites where other materials can attach, so a uniform insulator is hard to deposit, and depositing metal directly can damage the thin layer or create barriers that reduce performance. Peeling and stacking separate 2D materials one by one works in the lab but is hard to scale over large areas.
Un transistor requiert trois matériaux différents : un semi-conducteur pour faire circuler le courant, une couche isolante pour le contrôler, et des contacts métalliques par lesquels le courant entre et sort. La surface d'un semi-conducteur 2D offre peu de sites auxquels d'autres matériaux peuvent se fixer ; un isolant uniforme est donc difficile à déposer, et le dépôt direct de métal peut endommager la fine couche ou créer des barrières qui réduisent les performances. Le décollement et l'empilement des matériaux 2D séparés, un à un, fonctionnent en laboratoire, mais se prêtent mal à une mise à l'échelle sur de grandes surfaces.
The IBS team used the crystal itself as the only starting material. They began with tungsten diselenide (WSe₂), whose electrical behavior changes when some of the atoms around the tungsten layer are replaced. The upper layers were oxidized into an insulating tungsten oxide, which sits directly above the channel and serves as the gate dielectric, with an effective thickness below 1 nanometer. Other regions were converted into tungsten ditelluride (WTe₂), a semimetal used for the contacts, while unconverted regions kept their semiconducting properties. The reaction can be stopped after a chosen number of layers, at roughly 0.7 nanometer per WSe₂ monolayer.
L'équipe de l'IBS a utilisé le cristal lui-même comme seul matériau de départ. Elle a commencé par le diséléniure de tungstène (WSe₂), dont le comportement électrique change lorsque certains des atomes entourant la couche de tungstène sont remplacés. Les couches supérieures ont été oxydées en oxyde de tungstène isolant, qui se trouve directement au-dessus du canal et sert de diélectrique de grille, avec une épaisseur effective inférieure à 1 nanomètre. D'autres zones ont été converties en ditelluride de tungstène (WTe₂), un semi-métal utilisé pour les contacts, tandis que les zones non converties ont conservé leurs propriétés semi-conductrices. La réaction peut être arrêtée après un nombre choisi de couches, à raison d'environ 0,7 nanomètre par monocouche de WSe₂.
In the test devices, a change of only 61.3 millivolts in gate voltage increased the current tenfold, close to the theoretical room-temperature limit of about 60 millivolts per decade, and the on/off current ratio exceeded 10 million. The WTe₂ contacts reduced the barrier for charge injection to about one-third of the barrier seen with direct platinum contacts. The team also built n-type MoS₂ transistors using the same oxide, then stacked p-type and n-type transistors into a complementary inverter, the basic building block of digital logic, and showed that the voltage inverted as expected.
Dans les dispositifs de test, une variation de seulement 61,3 millivolts de la tension de grille a fait croître le courant d'un facteur dix, proche de la limite théorique à température ambiante d'environ 60 millivolts par décade, et le rapport courant on/off a dépassé 10 millions. Les contacts en WTe₂ ont réduit la barrière d'injection de charges à environ un tiers de celle observée avec des contacts directs en platine. L'équipe a également construit des transistors MoS₂ de type n à l'aide du même oxyde, puis a associé transistors de type p et de type n en un inverseur complémentaire, brique élémentaire de la logique numérique, et a montré que la tension s'inversait comme attendu.
For chip designers, the promise is a route to what Jo calls ultralow-power, ultrascaled and vertically integrated semiconductor devices. The first gain would fall to researchers working on 2D electronics, because the method avoids the peeling and stacking step that the team describes as poorly suited to mass production. The study gives no timeline, no production process and no large-area test. Its results come from individual devices built in the lab, and turning them into manufactured circuits remains a separate step.
Pour les concepteurs de puces, la promesse est une voie vers ce que Jo appelle des dispositifs semi-conducteurs à très faible consommation, ultra-miniaturisés et intégrés verticalement. Le premier bénéfice reviendrait aux chercheurs travaillant sur l'électronique 2D, car la méthode évite l'étape de décollement et d'empilement que l'équipe décrit comme peu adaptée à la production de masse. L'étude ne fixe ni calendrier, ni procédé de production, ni test sur grande surface. Ses résultats proviennent de dispositifs individuels fabriqués en laboratoire, et leur transformation en circuits fabriqués reste une étape distincte.