Las dos versiones están alineadas bloque a bloque, en el orden del texto: titular, lo esencial y después párrafo a párrafo. Cuando la traducción ha fusionado o dividido un párrafo, la casilla correspondiente queda vacía — nunca emparejamos dos pasajes a ojo.
At the sixth RISC-V Summit China, held in Shenzhen from October 18 to 20, the Shanghai company UltraRISC did not bring a chip to sell. It brought a processor core design, and a working FPGA prototype system to show it at its booth. An FPGA is a reprogrammable chip that can stand in for a finished processor during early testing.
En el sexto RISC-V Summit China, celebrado en Shenzhen del 18 al 20 de octubre, la empresa de Shanghái UltraRISC no llevó un chip para vender. Llevó un diseño de núcleo de procesador y un sistema prototipo FPGA en funcionamiento para mostrarlo en su stand. Una FPGA es un chip reprogramable que puede sustituir a un procesador terminado durante las primeras pruebas.
UR-CP400 is a core IP, a design that UltraRISC licenses to chip designers, who build it into their own processors. UltraRISC also uses its cores in its own CPU products. Its architecture follows the RVA23 profile, a RISC-V standard that defines the features mainstream operating systems and software expect, and it supports version 1.0 of the RISC-V vector extension, the part of the instruction set that processes many data values at once. The microarchitecture is out-of-order with 8-wide issue and a 14-stage pipeline, which describes how many instructions the core can start in a single cycle and how its work is divided along the way.
UR-CP400 es un núcleo de propiedad intelectual, un diseño que UltraRISC licencia a diseñadores de chips, que lo integran en sus propios procesadores. UltraRISC también utiliza sus núcleos en sus propios productos de CPU. Su arquitectura sigue el perfil RVA23, una norma RISC-V que define las funciones que esperan los sistemas operativos y el software convencionales, y admite la versión 1.0 de la extensión vectorial RISC-V, la parte del conjunto de instrucciones que procesa muchos valores de datos a la vez. La microarquitectura es de ejecución fuera de orden, con emisión de anchura 8 y un pipeline de 14 etapas, lo que describe cuántas instrucciones puede iniciar el núcleo en un solo ciclo y cómo se reparte el trabajo a lo largo del proceso.
The headline figure is a SPECint_base2006 score above 22 per GHz. SPECint is a standard benchmark for integer computing, and per GHz means the score per unit of clock speed. The number comes from the FPGA configuration, not from finished silicon, and the company does not give production clock speeds. For comparison, UltraRISC rates UR-CP100, the core inside its eight-core UR-DP1000 desktop CPU, at 10.4 per GHz on single-core SPECint2006. If the new figure holds in a real chip, UR-CP400 would more than double per-clock integer performance over that generation.
La cifra principal es una puntuación SPECint_base2006 superior a 22 por GHz. SPECint es un banco de pruebas estándar para la computación con enteros, y por GHz se entiende la puntuación por unidad de velocidad de reloj. La cifra procede de la configuración FPGA y no de silicio terminado, y la empresa no indica velocidades de reloj de producción. Como referencia, UltraRISC sitúa en 10,4 por GHz a UR-CP100, el núcleo que integra su CPU de escritorio UR-DP1000 de ocho núcleos, medido en SPECint2006 con un solo núcleo. Si la nueva cifra se confirma en un chip real, UR-CP400 duplicaría con creces el rendimiento de enteros por ciclo de esa generación.
For the companies that license the core, the change is about what they can build, and when. UltraRISC says UR-CP400 adds virtualization enhancements for multi-layer cloud environments, is designed to support server CPU platforms, and includes hardware optimizations for agentic AI workloads, although it did not detail those AI-specific changes. Delivery to customers is planned for the first quarter of 2027, which means chip designers who want to use it in server or AI products would be working on their own implementations until then.
Para las empresas que licencian el núcleo, el cambio afecta a lo que pueden construir y cuándo. UltraRISC afirma que UR-CP400 añade mejoras de virtualización para entornos de nube multicapa, está diseñado para respaldar plataformas de CPU para servidores e incluye optimizaciones de hardware para cargas de trabajo de IA agéntica, aunque no detalló esos cambios específicos de IA. La entrega a los clientes está prevista para el primer trimestre de 2027, lo que significa que los diseñadores de chips que quieran usarlo en productos de servidor o de IA tendrán que trabajar con sus propias implementaciones hasta entonces.
UltraRISC is not alone at the summit. Several companies used the event to show server-class and automotive RISC-V cores, and the company's own systems demonstrated edge AI, multi-node cluster and virtualization setups built on UR-DP1000. Every performance figure remains the company's claim, not an independent test result.
UltraRISC no es la única en la cumbre. Varias empresas aprovecharon el evento para mostrar núcleos RISC-V de clase servidor y para automoción, y los sistemas propios de la compañía demostraron configuraciones de IA en el borde, clústeres de múltiples nodos y virtualización, todas basadas en UR-DP1000. Cada cifra de rendimiento sigue siendo una afirmación de la empresa, no el resultado de una prueba independiente.