UltraRISC muestra el núcleo UR-CP400 RISC-V en un prototipo FPGA

En el sexto RISC-V Summit China, celebrado en Shenzhen del 18 al 20 de octubre, la empresa de Shanghái UltraRISC no llevó un chip para vender. Llevó un diseño de núcleo de procesador y un sistema prototipo FPGA en funcionamiento para mostrarlo en su stand. Una FPGA es un chip reprogramable que puede sustituir a un procesador terminado durante las primeras pruebas.

UR-CP400 es un núcleo de propiedad intelectual, un diseño que UltraRISC licencia a diseñadores de chips, que lo integran en sus propios procesadores. UltraRISC también utiliza sus núcleos en sus propios productos de CPU. Su arquitectura sigue el perfil RVA23, una norma RISC-V que define las funciones que esperan los sistemas operativos y el software convencionales, y admite la versión 1.0 de la extensión vectorial RISC-V, la parte del conjunto de instrucciones que procesa muchos valores de datos a la vez. La microarquitectura es de ejecución fuera de orden, con emisión de anchura 8 y un pipeline de 14 etapas, lo que describe cuántas instrucciones puede iniciar el núcleo en un solo ciclo y cómo se reparte el trabajo a lo largo del proceso.

La cifra principal es una puntuación SPECint_base2006 superior a 22 por GHz. SPECint es un banco de pruebas estándar para la computación con enteros, y por GHz se entiende la puntuación por unidad de velocidad de reloj. La cifra procede de la configuración FPGA y no de silicio terminado, y la empresa no indica velocidades de reloj de producción. Como referencia, UltraRISC sitúa en 10,4 por GHz a UR-CP100, el núcleo que integra su CPU de escritorio UR-DP1000 de ocho núcleos, medido en SPECint2006 con un solo núcleo. Si la nueva cifra se confirma en un chip real, UR-CP400 duplicaría con creces el rendimiento de enteros por ciclo de esa generación.

Para las empresas que licencian el núcleo, el cambio afecta a lo que pueden construir y cuándo. UltraRISC afirma que UR-CP400 añade mejoras de virtualización para entornos de nube multicapa, está diseñado para respaldar plataformas de CPU para servidores e incluye optimizaciones de hardware para cargas de trabajo de IA agéntica, aunque no detalló esos cambios específicos de IA. La entrega a los clientes está prevista para el primer trimestre de 2027, lo que significa que los diseñadores de chips que quieran usarlo en productos de servidor o de IA tendrán que trabajar con sus propias implementaciones hasta entonces.

UltraRISC no es la única en la cumbre. Varias empresas aprovecharon el evento para mostrar núcleos RISC-V de clase servidor y para automoción, y los sistemas propios de la compañía demostraron configuraciones de IA en el borde, clústeres de múltiples nodos y virtualización, todas basadas en UR-DP1000. Cada cifra de rendimiento sigue siendo una afirmación de la empresa, no el resultado de una prueba independiente.