TSMC valide l’alimentation électrique par l’arrière sur A16 tout en conservant la conception existante

Comme si l’on essayait de faire passer à la fois des câbles électriques et des véhicules dans une ruelle étroite, les câblages d’alimentation et de signaux se retrouvent côte à côte sur la face avant des puces miniaturisées. Pour éviter cette collision, TSMC a développé et validé une technologie qui déplace le chemin d’alimentation vers l’arrière de la puce sur sa plateforme CMOS A16 à l’échelle de l’ångström, a rapporté Electronic Times le 18.

L’enjeu principal est d’avoir déplacé le réseau d’alimentation sans bouleverser la face avant de la conception. TSMC a appliqué une architecture « Super Power Rail » pour relier l’alimentation à la source et au drain de chaque transistor via des contacts dédiés situés à l’arrière de la puce. L’entreprise explique avoir presque laissé inchangées la structure des grilles, la taille des cellules et la surface du layout à l’avant, ce qui lui permet de conserver la densité de grilles du procédé N2P ainsi que sa flexibilité de conception NanoFlex.

Les technologies d’alimentation par l’arrière existantes impliquaient de revoir la bibliothèque de cellules et l’architecture des cellules au lieu de simplement séparer les câblages d’alimentation. Electronic Times a rapporté qu’Intel, qui a été le premier à commercialiser l’alimentation par l’arrière, avait ajusté le nombre de fins, le pas métallique et la configuration des cellules au cours de ses tests. L’approche de TSMC consiste davantage à modifier la méthode d’alimentation tout en continuant à exploiter une plus grande partie des actifs de conception existants.

En chiffres, par rapport à N2P, la vitesse peut augmenter de 8 à 10 % à puissance égale, ou la consommation diminuer de 15 à 20 % à vitesse égale. La densité des puces pourrait également progresser de 8 à 10 %. Cela signifie qu’il serait possible de viser à la fois de meilleures performances et une meilleure efficacité énergétique dans les accélérateurs d’IA et les puces destinées au calcul haute performance, où les chemins de signaux sont complexes et la consommation élevée, tout en réduisant la charge liée aux modifications de conception. Ces chiffres correspondent aux résultats de développement et de validation de TSMC, et la production en volume de l’A16 devrait commencer au quatrième trimestre de cette année.

Ce qui change, ce sont donc le temps et les possibilités dont disposent les équipes de conception. Si le réseau d’alimentation peut être déplacé à l’arrière tout en continuant à exploiter les cellules existantes et le savoir-faire accumulé en matière de conception, les puces destinées à l’IA et au calcul haute performance pourront réduire la nécessité de repartir de zéro pour améliorer leur efficacité énergétique.