Les bibliothèques GPU de NVIDIA accélèrent la simulation de puces

Avant qu'une seule plaquette ne traverse une nouvelle étape de procédé, une usine de puces doit savoir si cette étape fonctionnera. De plus en plus, la réponse vient d'une simulation : un jumeau numérique, une copie virtuelle du procédé que les ingénieurs peuvent modifier, tester et relancer. NVIDIA annonce que des fabricants de semi-conducteurs adoptent ses bibliothèques CUDA-X, un ensemble d'outils logiciels accélérés, pour rendre ces simulations plus rapides et permettre à des agents d'IA de les exécuter.

Le goulot d'étranglement est le calcul. La modélisation des interactions entre atomes et molécules est au cœur de la recherche sur les matériaux, et elle peut prendre beaucoup de temps, même sur des logiciels déjà optimisés pour les GPU, ces processeurs parallèles qui exécutent de nombreux calculs simultanément. La nouvelle bibliothèque cuPotential ajoute aux programmes existants des fonctions accélérées par GPU et a permis, lors des tests en accès anticipé, un gain supplémentaire de 2–3x sur des flux de travail déjà optimisés pour les GPU. Synopsys fait état d'un gain potentiel de 30x avec cuEST dans les premiers résultats QuantumATK, et de 12x avec cuDSS sur les benchmarks S-Device.

Les éditeurs de logiciels de conception intègrent les mêmes bibliothèques dans leurs propres outils. Cadence indique que son AuraStack AI Super Agent a optimisé les boîtiers avancés en matière de chaleur et de contraintes 8x plus vite grâce à cuDSS. COMSOL cite des simulations jusqu'à 10x plus rapides, avec un futur MCP Server qui utilisera un modèle ouvert de NVIDIA pour la conception assistée par IA. Voltai affirme que sa plateforme Voltaire réduit le temps des flux de travail électro-thermo-mécaniques de la conception 3D-IC de plusieurs mois à une journée. ChipAgents travaille avec NVIDIA sur Build-A-Chip Bench, un benchmark destiné à mesurer les progrès de l'ingénierie automatisée des puces.

Côté usine, Imec utilise les outils de NVIDIA pour supprimer le bruit des images de microscopie électronique à balayage servant aux mesures sous-nanométriques, et fait état d'une amélioration de 30 % de sa fenêtre de procédé en lithographie. Lam Research prévoit d'intégrer NanoVDB à sa plateforme SEMulator3D, en citant jusqu'à 30x sur certaines tâches de modélisation de gravure de plaquettes, et a démontré avec PhysicsNeMo la réduction des simulations de prédiction de plasma de plusieurs jours à quelques millisecondes. Luminary affirme que les ingénieurs peuvent évaluer 100x plus de conceptions de boîtiers dans le même calendrier.

Pour un ingénieur en puces, le gain se mesure au nombre d'itérations : un test qui prenait autrefois des jours peut être réalisé avant qu'une modification n'atteigne la ligne de production. Les éditeurs d'outils de conception et leurs clients en profitent les premiers, puisque Synopsys et Cadence exécutent déjà ces bibliothèques dans leurs produits, alors que les intégrations côté fabrication, comme celle de Lam, sont encore présentées comme des projets ou des démonstrations. La question que l'annonce laisse en suspens est de savoir si ces accélérations se vérifient sur les lignes de production, et non seulement dans les benchmarks.