Bibliotecas da NVIDIA aceleram simulação de chips em testes iniciais

Antes de um único wafer avançar por uma nova etapa do processo, uma fábrica de chips tem de saber se essa etapa vai funcionar. Cada vez mais, a resposta vem de uma simulação: um gémeo digital, uma cópia virtual do processo que os engenheiros podem alterar, testar e voltar a executar. A NVIDIA anunciou que empresas de semicondutores estão a adotar as suas bibliotecas CUDA-X, um conjunto de ferramentas de software aceleradas, para tornar estas simulações mais rápidas e permitir que agentes de IA as executem.

O estrangulamento está no cálculo. A modelação da forma como átomos e moléculas interagem é central na investigação de materiais e pode demorar muito tempo, mesmo em software já otimizado para GPU, os processadores paralelos que executam muitos cálculos ao mesmo tempo. A nova biblioteca cuPotential acrescenta funções aceleradas por GPU aos programas existentes e, em testes de acesso antecipado, proporcionou um ganho adicional de 2–3x em fluxos de trabalho já otimizados para GPU. A Synopsys relatou um potencial ganho de 30x com a cuEST nos primeiros resultados do QuantumATK, e de 12x com a cuDSS em benchmarks do S-Device.

As empresas de software de conceção estão a colocar as mesmas bibliotecas por baixo das suas próprias ferramentas. A Cadence refere que o seu AuraStack AI Super Agent otimizou para calor e tensão encapsulamentos avançados 8x mais depressa usando a cuDSS. A COMSOL cita simulações até 10x mais rápidas, com um servidor MCP planeado que usará um modelo aberto da NVIDIA para o design assistido por IA. A Voltai afirma que a sua plataforma Voltaire reduz o tempo dos fluxos de trabalho eletrotérmicos-mecânicos no design 3D-IC de meses para um dia. A ChipAgents está a trabalhar com a NVIDIA no Build-A-Chip Bench, um benchmark destinado a medir o progresso na engenharia automatizada de chips.

Do lado da fábrica, a Imec usa ferramentas da NVIDIA para remover ruído de imagens de microscópio eletrónico de varrimento usadas em medições submanométricas, e reporta uma melhoria de 30 % na sua janela de processo litográfico. A Lam Research prevê integrar o NanoVDB na sua plataforma SEMulator3D, citando até 30x em tarefas selecionadas de modelação de gravação de wafers, e demonstrou a redução de simulações de previsão de plasma de dias para milissegundos com o PhysicsNeMo. A Luminary afirma que os engenheiros podem avaliar 100x mais designs de encapsulamentos no mesmo calendário.

Para um engenheiro de chips, o ganho está no número de iterações: um teste que antes levava dias pode correr antes de uma alteração chegar à linha. Os fornecedores de ferramentas de conceção e os seus clientes são os primeiros a beneficiar, uma vez que a Synopsys e a Cadence já executam estas bibliotecas nos seus produtos, enquanto as integrações do lado da fábrica, como a da Lam, continuam descritas como planos ou demonstrações. Saber se os ganhos se mantêm nas linhas de produção, e não apenas nos benchmarks, é a questão que o anúncio não responde.