QuickLogic amplía su IP eFPGA GF 12LP a más de 250.000 LUTs

Un chip puede salir de fábrica con un bloque programable todavía en su interior: QuickLogic ha ampliado su IP hard eFPGA para GF 12LP con una nueva unidad DSP MAC, una matriz capaz de escalar a más de 250.000 LUTs y un monitor opcional del estado de los bits de configuración.

Una eFPGA, o matriz de puertas programable en campo embebida, coloca lógica programable directamente en un SoC, o sistema en chip. QuickLogic afirma que esto permite actualizar funciones de hardware críticas, algoritmos e interfaces después de la fabricación. Los diseñadores pueden elegir combinaciones de tablas de búsqueda (LUTs), memoria BlockRAM y recursos de procesamiento digital de señales (DSP), mientras que Aurora y AuroraPRO permiten utilizar el flujo de desarrollo de RTL a bitstream.

La nueva unidad DSP de multiplicación y acumulación (MAC) incorpora un presumador mejorado, conexiones en cascada y funcionalidad SIMD, o de una instrucción y múltiples datos. QuickLogic cita el radar de matriz en fase, la guerra electrónica, la infraestructura inalámbrica, las comunicaciones por satélite y los algoritmos de imagen como aplicaciones de la capacidad ampliada de procesamiento de señales.

La fiabilidad también suma una función propia. El monitor opcional del estado de los bits de configuración detecta y corrige errores en esos bits provocados por alteraciones de un solo evento (SEU) mientras el diseño de usuario de la eFPGA está activo. Está pensado para sistemas en los que la integridad de la configuración debe mantenerse casi en tiempo real.

¿Qué implica concretamente? Los equipos que desarrollan SoC con un uso intensivo del cómputo o con altos requisitos de fiabilidad podrían integrar en el chip matrices de lógica programable de mayor tamaño y procesamiento de señales especializado, para después actualizar determinadas funciones de hardware tras la fabricación. QuickLogic describe la tecnología subyacente como probada en silicio.