QuickLogic expande IP eFPGA GF 12LP para além de 250 000 LUTs

Um chip pode sair do fabrico com um bloco programável ainda no seu interior: a QuickLogic expandiu o seu IP hard de eFPGA para GF 12LP com uma nova unidade DSP MAC, uma matriz expansível para mais de 250 000 LUTs e um monitor opcional do estado dos bits de configuração.

Uma eFPGA, ou matriz de portas programável em campo integrada, coloca lógica programável diretamente num SoC, ou sistema num chip. A QuickLogic afirma que isso permite atualizar funções de hardware críticas, algoritmos e interfaces depois do fabrico. Os projetistas podem escolher combinações de tabelas de consulta (LUTs), memória BlockRAM e recursos de processamento digital de sinais (DSP), com as ferramentas Aurora e AuroraPRO a suportarem o fluxo de desenvolvimento de RTL para bitstream.

A nova unidade DSP de multiplicação e acumulação (MAC) acrescenta um pré-somador melhorado, ligações em cascata e funcionalidade SIMD, ou de instrução única e múltiplos dados. A QuickLogic indica o radar de matriz faseada, a guerra eletrónica, as infraestruturas sem fios, as comunicações por satélite e os algoritmos de imagiologia como aplicações da capacidade expandida de processamento de sinais.

A fiabilidade também ganha um novo recurso. O Configuration Bit Health Monitor opcional deteta e corrige erros nos bits de configuração provocados por perturbações de evento único (SEUs), enquanto o projeto eFPGA do utilizador está ativo. O objetivo são sistemas onde a integridade da configuração tem de ser mantida quase em tempo real.

E, concretamente, o que significa isto? As equipas que desenvolvem SoCs com utilização intensiva de computação ou requisitos elevados de fiabilidade poderão integrar no chip matrizes maiores de lógica programável e processamento de sinais especializado, atualizando depois funções de hardware selecionadas após o fabrico. A QuickLogic descreve a tecnologia subjacente como validada em silício.